2025年05月13日 星期二 首页   |    期刊介绍   |    编 委 会   |    投稿指南   |    期刊订阅   |    统合信息   |    联系我们
计量学报  2025, Vol. 46 Issue (1): 106-111    DOI: 10.3969/j.issn.1000-1158.2025.01.17
  电磁学计量 本期目录 | 过刊浏览 | 高级检索 |
量子电压芯片制备中的介质层平坦化
曹樾1, 徐思思1, 钟源2, 李劲劲2, 钟青2, 曹文会2, 蔡晋辉1
1.中国计量大学,浙江 杭州 310018
2.中国计量科学研究院,北京 100029
Interlayer Dielectric Planarization in Quantum Voltage Chip Fabrication
CAO Yue1, XU Sisi1, ZHONG Yuan2, LI Jinjin2, ZHONG Qing2, CAO Wenhui2, CAI Jinhui1
1.China Jiliang University, Hangzhou, Zhejiang 310018, China
2.National Institute of Metrology, Beijing 100029, China
全文: PDF (2339 KB)   HTML (1 KB) 
输出: BibTeX | EndNote (RIS)      
摘要 在制造量子电压芯片时,使用二氧化硅薄膜作为层间介质层(IDL)可以实现约瑟夫森结的电气连接。通常二氧化硅是保形沉积的,后续的铌线层容易在直角台阶附近形成晶界裂纹。考虑到光刻和芯片高低温循环可靠性, 需要对IDL进行平坦化处理。相对其他平坦化方案,牺牲层回刻的方法工艺步骤简单,适用于小批量的研究工作。具体步骤为:在IDL上旋涂覆盖厚光刻胶层填充图形中的沟壑并形成平坦的界面;然后采用反应离子束刻蚀等速去除光刻胶和SiO2,整体上完全刻蚀到SiO2层后即可得到平坦的介质层表面,消除绝缘层台阶。其中光刻胶和SiO2的等速刻蚀通过调节氧气流量与射频功率来实现。在回刻过程中使用终点探测系统实时监控平坦化状态,根据反射光强变化曲线来判断刻蚀深度,并决定何时停止这一过程。采用以上方法成功在结区上方形成厚度适宜、表面平坦的介质层。将牺牲层回刻法应用于芯片的制备,得到了没有裂纹的铌线层。芯片具有良好的直流特性曲线,有效提升了芯片的高低温循环可靠性。
服务
把本文推荐给朋友
加入我的书架
加入引用管理器
E-mail Alert
RSS
作者相关文章
曹樾
徐思思
钟源
李劲劲
钟青
曹文会
蔡晋辉
关键词 电学计量量子电压芯片平坦化回刻终点探测约瑟夫森结    
Abstract:In the fabrication of quantum voltage chips, thin films of silicon dioxide are used as interlayer dielectric layers (IDL) to realize the electrical connections of Josephson junctions. However, typically silicon dioxide film is conformally deposited and subsequent niobium wire layers are prone to form grain boundary cracks near the rectangular steps. Planarization of the IDL is necessary for lithography and chip reliability considerations. Compared to other planarization schemes, the etch-back method has simple process steps and is suited for research work. A thick photoresist layer is spin-coated over the IDL to fill the trenches in the pattern and form a planar interface. Then, a reactive ion etching system is used to etch back the photoresist and SiO2 at the same speed. A planar dielectric layer surface can be obtained when the photoresist layer is etched up. The same etching rate of photoresist and SiO2 is realized by adjusting the oxygen flow and RF power. Additionally, in order to monitor the planarization status, an end-point detection system is applied in the etch-back process. Based on the light intensity reflected from the substrate surface, one can determine the etching depth and decide when to stop the process. The above method was successfully used to form a planarized dielectric layer above the junction area. By applying this etch-back method in the chip fabrication process, no crack is formed in the niobium wiring layer, and good I-V curves are obtained for the chip. The reliability of the chip is effectively improved.
Key wordselectrical measurement    quantum voltage chip    planarization    etch back    endpoint    Josephson junction
收稿日期: 2024-03-04      发布日期: 2025-01-14
PACS:  TB971  
基金资助:国家重点研发计划(2022YFF0608301);国家自然科学基金(61971471)
通讯作者: 钟源(1976- ),湖北荆州人,中国计量科学研究院副研究员,主要从事量子计量基准器件等方面的研究。 Email:zhongyuan@nim.ac.cn      E-mail: zhongyuan@nim.ac.cn
作者简介: 曹樾(1997- ),浙江湖州人,中国计量大学电子信息专业研究生,从事研究方向为量子电压芯片绝缘层平坦化方面的研究。 Email:17816124108@163.com;
引用本文:   
曹樾, 徐思思, 钟源, 李劲劲, 钟青, 曹文会, 蔡晋辉. 量子电压芯片制备中的介质层平坦化[J]. 计量学报, 2025, 46(1): 106-111.
CAO Yue, XU Sisi, ZHONG Yuan, LI Jinjin, ZHONG Qing, CAO Wenhui, CAI Jinhui. Interlayer Dielectric Planarization in Quantum Voltage Chip Fabrication. Acta Metrologica Sinica, 2025, 46(1): 106-111.
链接本文:  
http://jlxb.china-csm.org:81/Jwk_jlxb/CN/10.3969/j.issn.1000-1158.2025.01.17     或     http://jlxb.china-csm.org:81/Jwk_jlxb/CN/Y2025/V46/I1/106
京ICP备:14006989号-1
版权所有 © 《计量学报》编辑部
地址:北三环东路18号(北京1413信箱)  邮编:100029 电话:(010)64271480
本系统由北京玛格泰克科技发展有限公司设计开发  技术支持:support@magtech.com.cn